

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

03940840 **Image available**

MANUFACTURE OF THIN-FILM TRANSISTOR

PUB. NO.: 04-305940 [JP 4305940 A]

PUBLISHED: October 28, 1992 (19921028)

INVENTOR(s): HASHIZUME TSUTOMU

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.: 03-069970 [JP 9169970]

FILED: April 02, 1991 (19910402)

INTL CLASS: [5] H01L-021/336; H01L-029/784; H01L-021/20; H01L-021/268

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS);

R011 (LIQUID CRYSTALS);

R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS);

R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL: Section: E, Section No. 1334, Vol. 17, No. 134, Pg. 102, March 19, 1993 (19930319)

ABSTRACT

PURPOSE: To crystallize a silicon layer without increasing processes by applying the silicon layer onto an insulating substrate through a decompression chemical vapor growth method, applying and forming an insulating thin-film having a refractive index smaller than that of the silicon layer onto the silicon layer and irradiating the insulating thin-film with laser beams.

CONSTITUTION: A silicon layer as the active region of a thin-film transistor is applied and formed so as to cover a substrate, to which a source region 103 and a drain region 104 are formed through a decompression chemical vapor growth method. The silicon layer is formed, and impurities in required quantity are implanted through an ion implantation method. The silicon layer is patterned so as to form a bridge between the source region 103 and the drain region 104, and the silicon layer 105 is shaped. A gate insulating film 106 is applied and formed on the silicon layer 105. The silicon layer 105 is irradiated with laser beams 107 and crystallized. The insulating film 106 composed of an SiO(sub 2) film at that time, and a refractive index thereof is made smaller than the silicon layer 105.

(10) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平4-305940

(43) 公開日 平成4年(1992)10月28日

(5) Int.Cl. ⁵	識別記号	庁内整理番号	F 1	技術表示箇所
H 0 1 L 21/336				
29/784				
21/20		9171-4M		
21/268	Z	8617-4M		
		9056-4M		
			H 0 1 L 29/78	3 1 1 Y
			審査請求	未請求 請求項の数2(全 9 頁)

(21) 出願番号 特願平3-69970

(22) 出願日 平成3年(1991)4月2日

(71) 出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72) 発明者 橋爪 勉

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74) 代理人 弁理士 鈴木 喜三郎 (外1名)

(54) 【発明の名称】 薄膜トランジスタの製造方法

(57) 【要約】

【構成】絶縁基板101上に二酸化硅素膜102を形成する。不純物を含んだシリコン層によりソース領域とドレイン領域を形成する。減圧化学気相成長法により70nm以下の膜厚の能動領域のシリコン層105を被着形成しパターンニングする。ゲート絶縁膜106を適度の厚みに形成しレーザービーム107をシリコン層105に照射して、多結晶シリコン層108を形成する。ゲート電極109を形成し、層間絶縁膜110を形成し、ソース領域103とドレイン領域104に到達する窓部を設け、ソース電極111とドレイン電極112を形成し、パッシベーション膜113を形成して薄膜トランジスタを得る。

【効果】水素の含有量の少ないシリコン層を適度の厚みのゲート絶縁膜上からレーザーアニールすることにより、レーザーエネルギーを効率よく利用でき、良好なゲート界面と、良好な結晶状態のシリコン層を得ることができるため、移動度が大きくリーク電流の少ない薄膜トランジスタを製造することができる。



【特許請求の範囲】

【請求項1】絶縁基板上に減圧化学気相成長法によりシリコン層を被着形成する工程と、該シリコン層上に絶縁薄膜を被着形成する工程と、該絶縁薄膜にレーザービームを照射して、該不純物を含まない多結晶シリコン層を結晶化する工程とを含むことを特徴とする薄膜トランジスタの製造方法。

【請求項2】前記絶縁薄膜の屈折率が前記シリコン層の屈折率より小さいことを特徴とする請求項第1記載の薄膜トランジスタの製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、アクティブマトリックス方式の液晶ディスプレイや、イメージセンサや液晶シャッターアレイや、三次元集積素子などに応用される薄膜トランジスタの製造方法に関する。

【0002】

【従来の技術】従来、単結晶絶縁基板上の半導体薄膜は、SOS（サファイア上のシリコン）にみられるようにバルク半導体に比べ、次のような利点を有することが知られている。①島上に切断あるいは誘電体分離をするとき、素子間の分離を容易かつ確実にできる。②P-N接合面積を小さくすることにより、浮遊容量を小さくできる。

【0003】また、サファイア等の単結晶絶縁基板が高価であることから、これに代わるものとして、溶融水晶板や、Si基板を1000℃以上温度で酸化して形成した非晶質SiO₂膜やSi基板上に堆積した非晶質SiO₂膜あるいは非晶質SiN膜を用い、これらの上に半導体薄膜を形成する方法が提案されている。ところが、これらSiO₂膜やSiN膜は単結晶でないため、その上シリコン層を被着形成し1000℃以上の温度のプロセスで結晶化すると基板上には多結晶が成長する。この多結晶の粒径は数10nmであり、このうえにMOSTランジスタを形成しても、そのキャリア移動度はバルクシリコン上のMOSTランジスタの数分の1程度である。

【0004】また、液晶表示体のアクティブマトリックス基板用に、至点が850℃以下の安価なガラス基板上のMOSTランジスタでは、1000℃以上のプロセスを利用することが出来ないで、減圧化学気相成長法でシリコン層を堆積しても、多結晶の粒径は高々数nmであるため、この上にMOSTランジスタを形成しても、そのキャリア移動度は、バルクシリコン上のMOSTランジスタの数十分の1程度である。

【0005】そこで最近、レーザービームや電子ビーム等をシリコン薄膜上に走査し、該薄膜の溶融再固化を行うことにより、結晶粒径を増大させ単結晶化する方法が検討されている。この方法によれば、絶縁基板上に高品質シリコン単結晶相を、または高品質多結晶を形成で

き、それを用いて作成した素子の特性も向上し、バルクシリコンに作成した素子の特性と同程度まで改善される。さらにこの方法では、素子を積層化することが可能となりいわゆる三次元ICの実現が可能となる。そして高密度、高速、多機能などの特徴を持つ回路が得られるようになる。

【0006】レーザービームをMOSTランジスタの能動領域のシリコン層の結晶化に応用し、MOSTランジスタの高性能化を試みた従来例の第1の例としてJAPANESE JOURNAL OF APPLIED PHYSICS VOL. 28, NO. 10, OCTOBER, 1989, PP. 1789-1793「XeCl Excimer Laser Annealing Used to Fabricated Poly-Si TFT's」が挙げられる。

【0007】

【発明が解決しようとする課題】上記に挙げた論文の方法にあっては次のような問題点があった。すなわち、薄膜トランジスタの活性領域となるシリコン層を308nmの波長のXeClエキシマレーザーで結晶化している。該シリコン層がモノシランを高周波によるグロー放電による方法で形成しているため、シリコン層中の水素の含有量が1%以上と多い。レーザービームを照射するときに水素の爆発的な気化によるシリコン層の表面の凹凸の発生を防止するため、予め水素が爆発的な気化が生じない程度のエネルギーを有するレーザービームを照射して、シリコン薄膜中から水素を離脱させ、ついで適度なエネルギーのレーザービームを照射する方法によって該シリコン層の結晶化を試みている。しかしながらこの方法では、複数の異なるエネルギーのレーザービームを照射しなければならず、薄膜トランジスタの製作工程の増加をもたらす欠点があった。

【0008】また、ゲート絶縁膜をレーザービームによるシリコン層の結晶化の後に形成しているため、ゲート絶縁膜と活性層シリコン膜が構成する界面の界面準位が大きくなり、薄膜トランジスタの特性を悪化させる欠点があった。

【0009】また、該シリコン層表面が真空である状態、あるいは該シリコン層の表面が気体に接触している状態、すなわちシリコン層表面に接触している空間領域が、シリコン層よりも屈折率が小さい物理的状态でレーザービームを該シリコン層に照射しているため、レーザービームの一部が、シリコン層表面で反射してしまい、レーザービームのエネルギーが有効に利用されない欠点があった。

【0010】本発明は、上記の点に鑑み、薄膜トランジスタの製造工程をやみくもに増やさずに、レーザービームの照射によって結晶化したシリコン層で構成された薄膜トランジスタの製造方法を提供するものである。また、本発明は、活性層シリコン層とゲート絶縁膜が構成

する界面に存在する界面準位を減少させ、薄膜トランジスタの特性を向上させる薄膜トランジスタの製造方法を提供するものである。また、本発明は、該活性層を構成するシリコン層よりも屈折率の高い絶縁膜を該活性シリコン層に被着形成することによって、レーザービームのエネルギーを有効に利用する薄膜トランジスタの製造方法を提供するものである。

【0011】

【課題を解決するための手段】本発明は、絶縁基板上に減圧化学気相成長法によりシリコン層を被着形成する工程と、該シリコン層上に該シリコン層より屈折率が小さい絶縁薄膜を被膜形成する工程と、該絶縁薄膜にレーザービームを照射して、該シリコン層を結晶化する工程とを含むことを特徴とする薄膜トランジスタの製造を提供するものである。

【0012】

【実施例】以下、本発明の詳細を図示の実施例によって説明する。実施例1を図1に、実施例2を図2に、実施例3を図3にそれぞれ記載した。

【0013】図1a~hは本発明に関わる薄膜トランジスタの製造工程を示す断面図である。図1aに示すが如くあらかじめ洗浄した絶縁性基板上101に例えば透明なガラス基板上に常圧化学気相成長法によって二酸化珪素膜102を基板温度200~350℃の温度で200nmの厚さで被着形成する。

【0014】次に、例えば減圧化学気相成長法によって基板温度600℃で膜厚150nmのn型の多結晶シリコン層を被着形成する。該n型の多結晶シリコン層に含まれる不純物としては、リン、ヒ素、アンチモンが挙げられる。ついで該n型の多結晶シリコン層をパターニングして、薄膜トランジスタのソース領域及びドレイン領域となる島状の領域103及び104を形成する。

【0015】上記ソース領域103及びドレイン領域104の形成法は上記に限られるものでなく、例えば、該二酸化珪素膜102上にi型のシリコン層を減圧化学気相成長法で基板温度550~650℃で、膜厚150nmの厚さで被着形成する。上記i型のシリコン層を形成する原料ガスとして、 SiH_4 、もしくは Si_2H_6 、もしくは、 SiH_4 と Si_2H_6 の混合ガスが使用できる。ついで該i型のシリコン層中に、イオン注入法によって例えば、加速電圧120KeVで、 $10^{15} \sim 10^{16} \text{ cm}^{-2}$ の濃度で不純物を導入する。ついで、上記シリコン中にイオン注入された不純物を活性化するために、例えば基板温度600℃で空素雰囲気中で2時間の熱アニールをする。ついで、該シリコン層をパターニングしてソース領域103及びドレイン領域を形成する。p型の薄膜トランジスタを形成する場合には、前記のイオン注入の工程に於いて、n型の不純物の代わりにp型の不純物例えばホウ素をイオン注入してソース領域103及びドレイン領域104を形成すればよい。

【0016】次に純水で希釈された例えば重量濃度3%のH₂F溶液で該ソース領域及びドレイン領域の表面に形成された自然酸化膜を除去する。

【0017】次に図1aのように薄膜トランジスタの能動領域となるシリコン層を例えば減圧化学気相成長法で基板温度550~650℃で膜厚15nm~70nmで前記ソース領域103及びドレイン領域104が形成された基板を覆うように被着形成する。該シリコン層を形成するための原料ガスとして、 SiH_4 、もしくは Si_2H_6 、もしくは SiH_4 と Si_2H_6 の混合ガスが使用できる。

【0018】該シリコン層を減圧化学気相成長法で形成するときの基板温度は550℃以上であるため、形成された該シリコン層に含まれる水素は1%以下であり、グロー放電により SiH_4 を分解して堆積して形成されたシリコン層よりも確かに水素原子の含有量が少ない。

【0019】本実施例で製作する薄膜トランジスタの閾値を制御するため、該シリコン層を形成後、例えばイオン打ち込み法により必要量の不純物を注入する。

【0020】次に、該シリコン層を、該ソース領域103と該ドレイン領域104の架け橋となるように図1dの如く島上にパターニングし、シリコン層105を形成する。

【0021】次に、図1cに示すように、該シリコン層105上に、ゲート絶縁膜106を被着形成する。ゲート絶縁膜106として、例えば二酸化珪素膜を常圧化学気相成長法、あるいはスパッタ法、減圧化学気相成長法、電子サイクロトロン共鳴法(ECR法)によって被着形成する。該二酸化珪素膜の屈折率は1.2~1.54であり、該i型シリコン層よりも小さい。該二酸化珪素膜の厚さは、100nm~250nmである。該二酸化珪素膜の厚さにより、該シリコン層105が受けるレーザービームエネルギーが変化する。

【0022】次に、図1dに示すように、該シリコン層105にレーザービーム107を照射して結晶化する。該レーザービーム107には、波長308nmのXeClエキシマパルスレーザーを用いる。この時のアニール条件は、パルスレーザーのパルス幅は50nsであり、該二酸化珪素膜の直前のパルスレーザーの個々のパルスのエネルギー密度は250~450mJ/cm²である。該i型シリコン層105の同一箇所照射されるパルスの回数は複数回であっても構わない。ビームアニールしているとき、ゲート絶縁膜106上の雰囲気は大気である。

【0023】減圧化学気相成長法によって形成された該シリコン層が含有する水素は1%未満であるため、該レーザービーム107の照射による水素の爆発的な気化による該シリコン層105の表面には、凹凸が生じない。

【0024】また、レーザービームのエネルギーを有効に利用するため、ゲート絶縁膜106の厚さを該レ

5

レーザービーム107の半波長の正数倍にする。図4に、600℃の基板温度で形成した25nmの厚みの多結晶シリコン層に、基板温度180℃の電子サイクロトロン共鳴CVD法(ECRCVD法)で、厚さ154nmあるいは205nmの二酸化珪素膜を被着形成した場合の可視紫外光の吸光度を示す。該レーザービーム107の波長が308nmであれば、該ゲート絶縁膜の厚さが154nmの正数倍の厚さである場合、該シリコン層105が効率よく該エネルギービームを吸収することが分かる。必要に応じて適宜ゲート絶縁膜の厚さを変更できることは言うまでもない。

【0025】該レーザービームはXeClエキシマパルスレーザーに限ることはなく、ArFエキシマレーザー、KrFエキシマレーザー、YAGレーザー、ルビレーザーなどを該シリコン層105の結晶化に使用することができる。前記のように、レーザービームのエネルギーを有効に利用するには、前記と同様にそれぞれのレーザービームの波長の半分の長さの正数倍の厚さの二酸化珪素膜を該シリコン層105上に被着形成すれば良い。

【0026】また、ゲート絶縁膜は上記の二酸化珪素に限ることなく、該シリコン層105よりも小さな屈折率を有する絶縁膜例えばSiN_x、SiONなどを使用することができる。

【0027】またシリコン層105が大気に接触しないため、レーザービームが照射されて加熱しているシリコン層と大気中の酸素あるいは窒素などの気体分子と反応しないため、良質な結晶を形成することができる。さらに、該ゲート絶縁膜106と該シリコン層105が形成する界面がレーザービームの照射によって良質化する。

【0028】該ビームアニールにより、図1eに示すように該シリコン層105は大粒径化した多結晶シリコン層108になる。

【0029】次に、図1fに示すようにゲート電極109を形成する。例えばクロム薄膜をスパッタ法で例えば150nmの膜厚で、該ゲート絶縁膜108を覆うように被着形成し、ついでパターニングする。図1fではソース領域103とゲート領域109の一部が重なり、ドレイン領域104の一部とゲート電極109の一部が重なる非自己整合型の例を示している。

【0030】次に、層間絶縁膜110をゲート電極109が形成された基板上に被着形成する。層間絶縁膜の材料として、例えば、常圧化学気相成長法で形成された膜厚500nmの二酸化珪素膜がある。さらに、電子サイクロトロン共鳴法、スパッタ法、減圧化学気相成長法などにより形成された、二酸化珪素膜や、PSG、SiN_x、SiON、耐熱性高分子膜などを層間絶縁膜110としても良い。

【0031】次に、図1fに示すように該ソース領域103および該ドレイン領域104に該層間絶縁膜110

6

と該ゲート絶縁膜108を貫くようにコンタクト用の窓部を設けた後、電極となる金属薄膜例えばアルミニウム薄膜を被着形成し、パターニングしてソース電極111およびドレイン電極112をそれぞれ形成する。薄膜トランジスタを、アクティブマトリックス方式の液晶表示体の絵素に用いる場合には、該ドレイン電極112の構成材料として例えば、インジウムスズの酸化物(ITO)を材料にした透明電極を用いることができる。該ITO薄膜をスパッタ法により被着形成し、パターンエッチングし、ついでソース電極材料であるアルミニウム薄膜をスパッタ法により被着形成しパターンエッチングによりソース電極を形成する。

【0032】次に、図1hに示すように、該ソース電極111および該ドレイン電極112が形成された基板を覆うように、パッシベーション膜113を例えば窒化膜を50nmを被着形成する。該パッシベーション膜は一層に限ることはなく材料が異なった薄膜を重ねた複数の層が積み重なったものでも良い。たとえば、まずスパッタ法によって厚さ200nmの二酸化珪素膜を該ソース電極111及びドレイン電極112を覆うように被着形成し、続いて有機高分子膜を被着形成してパッシベーション膜として用いることもできる。該パッシベーション膜113は薄膜トランジスタの外界からの汚染を防止するために、さらにこの薄膜トランジスタがアクティブマトリックス方式の液晶表示体の絵素に用いられる場合には、液晶分子に薄膜トランジスタが発生する直流電圧の印加を低減する目的がある。

【0033】さらにこの次に、水素を含んだ気体中で例えば300℃で1時間の熱処理を施して図1gのように目的とする薄膜トランジスタを得る。ただし、パッシベーション膜に300℃で分解する有機高分子膜を使用する場合には、該有機高分子膜を形成する前に上記の水素処理をすることが必要である。

【0034】なお上例では非自己整合型の実施例を示したが、次の図2及び図3に示した実施例のようにソース領域とドレイン領域がゲート電極に対して自己整合的に構成される場合でも本発明は適用できる。

【0035】図2a~iは本発明に関わる薄膜トランジスタの製造工程を示す断面図である。図2aに示すが如くあらかじめ洗浄した絶縁性基板上201に例えば透明なガラス基板上に常圧化学気相成長法によって二酸化珪素膜202を基板温度200~350℃の温度で200nmの厚さで被着形成する。

【0036】次に、例えば減圧化学気相成長法によって基板温度600℃で膜厚150nmのn型の多結晶シリコン層を被着形成する。該n型の多結晶シリコン層に含まれる不純物としては、リン、ヒ素、アンチモンが挙げられる。ついで該n型のシリコン層をパターニングして、図2aに示すように薄膜トランジスタのソース領域203及びドレイン領域204を形成する。上記ソース

領域203及びドレイン領域204の形成法は上記に於けるものでなく、例えば、該二酸化珪素膜202上に、i型の多結晶シリコン層を例えば減圧化学気相成長法で基板温度550~650℃で、例えば膜厚150nmの厚さで被着形成する。上記i型多結晶シリコン層を形成する原料ガスとして、 SiH_4 もしくは Si_2H_6 もしくは、 SiH_4 と Si_2H_6 の混合ガスが使用できる。ついで該i型シリコン層中に、イオン注入法によって例えば、加速電圧20KeVで、 $10^{15} \sim 10^{16} \text{ cm}^{-2}$ の濃度で不純物を導入する。ついで、上記シリコン中にイオン注入した不純物を活性化するために、例えば基板温度600℃で2時間の熱アニールをする。ついで、該シリコン層パターニングしてソース領域203及びドレイン領域204を形成する。p型の薄膜トランジスタを形成する場合には、前記のイオン注入の工程に於いて、n型の不純物の代わりにp型の不純物を、例えばホウ素をイオン注入してソース領域203及びドレイン領域204を成すればよい。次に、純水で希釈された例えば重量濃3%のHF溶液で該ソース領域203及びドレイン領域の表面に形成された自然酸化物を除去する。次に、図1bに示すように、薄膜トランジスタの能動領域となるシリコン層を例えば減圧化学気相成長法で例えば基板温度550~650℃で膜厚15nm~70nmで前記ソース領域203及びドレイン領域204が形成された膜を覆うように被着形成する。該シリコン層を形成するための原料ガスとして、 SiH_4 、もしくは Si_2H_6 、もしくは SiH_4 と Si_2H_6 の混合ガスが使用でき。

【0037】該シリコン層を減圧化学気相成長法で形成するときの基板温度550℃以上であるため、形成された該i型多結晶シリコン層に含まれる水素は1%以下であり、グロー放電より SiH_4 を分解して堆積して形成されたシリコン層よりも遙かに水素原子の含有量が少ない。

【0038】本実施例で製作する薄膜トランジスタの閾値を制御するために、該シリコン層を形成後、例えばイオン打ち込み法により必要量の不純物を注入する。

【0039】次に、該シリコン層を、該ソース領域203と該ドレイン領域204の架け橋となるように図2bの如く島上にパターニングし、シリコン層205を形成する。

【0040】次に、図2cに示すように、該シリコン層205上に、ゲート絶縁膜206を被着形成する。ゲート絶縁膜206とは、例えば二酸化珪素膜を常圧化学気相成長法、あるいはスパッタ法、減圧化学気相成長法、電子サイクロトロン共鳴法(ETCR法)によって被着形成する。該二酸化珪素膜の屈折率は1.2~1.54であり、該シリコン層105よりも小さい。該二酸化珪素膜の厚さは、100nm~250nmである。該ゲート絶縁膜206の厚さにより、次に説明するように該

シリコン層205が受けるレーザービームエネルギーが変化する。

【0041】次に、図2dに示すように、該シリコン層205上にレーザービーム207を照射して結晶化する。該レーザービーム207には、波長308nmのXeClエキシマパルスレーザーを用いる。この時のアニール条件は、パルスレーザーのパルス幅は50nsecであり、該ゲート絶縁膜206の直前のパルスレーザーの個々のパルスのエネルギー強度は250~450mJ/cm²である。該シリコン層205の同一箇所に照射されるパルス数の回数は複数回であっても構わない。ビームアニールしているとき、該ゲート絶縁膜206上の雰囲気は大気である。減圧化学気相成長法によって形成された該シリコン層205が含有する水素は1%未満であるため、該レーザービーム207の照射による水素の爆発的な気化による該シリコン層205の表面には、凹凸が生じない。

【0042】また、該ゲート絶縁膜の厚さを、図1に示した実施例と同様な理由で該レーザービーム207の波長の正の数倍にすると、該レーザービーム207のエネルギーを有効に使用することができる。

【0043】また、図1の実施例と同様な理由で該シリコン層205は良質な結晶状態にある。該ビームアニールにより、図2eに示すように該シリコン層205は大粒径化した多結晶シリコン層208層になる。

【0044】次に、図2fのように、金属薄膜または半導体でゲート電極209を形成する。該ゲート電極209と該ソース領域203、さらに該ゲート電極209と該ドレイン領域204は、薄膜の積み重ね方向について重なる領域を形成しない、いわゆるオフセット構造とする。ゲート電極の材料には、例えばリンを含むシリコン層を使用することができ、膜厚は350nmである。

【0045】次に、図2gのように、該ゲート電極208を貫いて、該多結晶シリコン層のオフセット構造部分に、該ゲート電極209に対して自己整合的にイオン注入211を行う。製作する薄膜トランジスタがn型の場合には、イオン注入するイオンは、リン、ヒ素、アンチモンである。例えばリンの場合、該ゲート絶縁膜206の厚さが350nmであれば、イオン注入する条件は加速電圧120KeVでイオン注入量が $1 \times 10^{15} \sim 1 \times 10^{16} \text{ cm}^{-2}$ である。また、製作する薄膜トランジスタがp型の場合には、イオン注入するイオン種は、ホウ素などである。例えばホウ素の場合には、該ゲート絶縁膜206の厚さが150nmであれば、イオン注入する条件は加速電圧40KeVで、イオン注入量が $1 \times 10^{15} \sim 1 \times 10^{16} \text{ cm}^{-2}$ である。図2gに示すように、ゲート電極209に対して自己整合的に不純物が注入された領域211および212が形成される。

【0046】次に、該領域211及び212に含まれている不純物を活性化する。イオン注入した不純物がリン

の場合、該領域 211 及び 212 の膜厚が 25 nm の場合では、窒素雰囲気中で 600℃ で 65 時間の熱アニールを行う。もしくは 700℃ で 2 時間のアニールを行う。リンを注入したシリコン層の膜厚が 25 nm よりも厚い場合には、リンの活性化に必要とする時間は短くなる。イオン注入した不純物がホウ素の場合、ホウ素を注入したシリコンの膜厚が 25 nm の場合では、窒素雰囲気中で 600℃ で 60 分の熱アニールで十分活性化する。上記の条件で、n 型の薄膜トランジスタと p 型の薄膜トランジスタを同一基板上に製作する場合には、600℃ で 65 時間の熱アニールによって活性化すれば良い。

【0047】次に、層間絶縁膜 213 を例えば常圧化学気相成長法によって二酸化珪素膜を 500 nm の厚さで、該ゲート電極 209 を覆うように被着形成する。

【0048】次に、該層間絶縁膜 213 と該ゲート絶縁膜 208 を貫いて、該ソース領域 203 に達するように、および、該ドレイン領域 204 に達するようにソース電極及びドレイン電極の配線のための窓部を、パターンエッチングによって開ける。

【0049】次に、例えばスパッタ法によって例えば銅及びシリコンを含むアルミニウム薄膜を 800 nm の厚さで上記配線のための窓部を埋めるように被着形成し、パターンエッチングしてドレイン電極 215 及びソース電極 214 を形成する。

【0050】薄膜トランジスタを、アクティブマトリックス方式の液晶表示体の絵素の駆動素子として用いる場合には、該ドレイン電極 215 を例えば ITO のような透明電極で構成することができる。

【0051】次に図 2i に示すように、該ソース電極 214 および該ドレイン電極 215 が形成された基板を覆うように、パッシベーション膜 216 を例えば窒化膜を 50 nm を被着形成する。該パッシベーション膜 216 は一層に限ることはなく材料が異なった薄膜を重ねた複数の層が積み重なったものでも良い。たとえば、まずスパッタ法によって厚さ 200 nm の二酸化珪素膜を該ソース電極 214 及びドレイン電極 215 を覆うように被着形成し、続いて有機高分子膜を被着形成してパッシベーション膜として用いることもできる。該パッシベーション膜 216 は薄膜トランジスタの外界からの汚染を防止するために、さらにこの薄膜トランジスタがアクティブマトリックス方式の液晶表示体の絵素に用いられる場合には、液晶分子に薄膜トランジスタが発生する直流電圧の印加を低減する目的がある。

【0052】さらにこの次に、水素を含んだ気体中で例えば 300℃ で 1 時間の熱処理を施して図 2i のように目的とする薄膜トランジスタを得る。ただし、パッシベーション膜に有機高分子膜を使用する場合には、該有機高分子膜を形成する前に上記の水素処理をすることが必要である。

【0053】上記第 2 の実施例では、上記の薄膜トランジスタの製造例であるが、該ドレイン電極 215 を該ソース電極と同じ配線材料にして、n 型の薄膜トランジスタと p 型の薄膜トランジスタを同一基板上に形成し、適当に各々の薄膜トランジスタのゲート電極とソース電極あるいはドレイン電極を接続することによって、CMOS 回路を構成することができる。

【0054】図 3 a ~ h は本発明に関わる薄膜トランジスタの製造工程を示す断面図である。図 3 a に示す如くあらかじめ洗浄した絶縁性基板上 301 に例えば透明なガラス基板上に常圧化学気相成長法によって二酸化珪素膜 302 を基板温度 200 ~ 350℃ の温度 200 nm の厚さで被着形成する。

【0055】次に、薄膜トランジスタの能動層となるシリコン層を例えば減圧化学気相成長法で例えば基板温度 550 ~ 650℃ で例えば膜厚 15 nm ~ 70 nm で該二酸化珪素膜 302 を覆うように被着形成する。該 i 型多結晶シリコン層を形成するための原料ガスとして、 SiH_4 、もしくは Si_2H_6 、もしくは、 SiH_4 と Si_2H_6 の混合ガスが使用できる。

【0056】該シリコン層を減圧化学気相成長法で形成するときの基板温度は 550℃ 以上であるため形成された該 i 型多結晶シリコン層に含まれる水素は 1% 以下であり、グロー放電により SiH_4 を分解して積層して形成されたシリコン層よりも遥かに水素原子の含量が少ない。

【0057】本実施例で製作する薄膜トランジスタの閾値を制御するために、該シリコン層を形成後、例えばイオン打ち込み法により必要量の不純物を注入する。次に、該シリコン層を、図 3 a の如く島上にパターンニングし、シリコン層 303 を形成する。

【0058】次に、図 3 b に示すように、該シリコン層 303 上に、ゲート絶縁膜 304 を被着形成する。該ゲート絶縁膜 304 として、例えば二酸化珪素膜常圧化学気相成長法、あるいはスパッタ法、減圧化学気相成長法、電子サイクロトロン共鳴法 (ECR 法) によって被着形成する。該二酸化珪素膜の屈折率は 1.2 ~ 1.54 であり、該シリコン層 303 よりも小さい。該ゲート絶縁膜 304 の厚さは、100 nm ~ 250 nm である。該ゲート絶縁膜 304 の厚さにより、該シリコン層 303 が受けるレーザービームのエネルギー変化する。

【0059】次に、図 3 b に示すように、該シリコン層 303 にレーザービーム 305 を照射して結晶化する。該レーザービーム 305 には、波長 308 nm の Ar^{+} エキシマパルスレーザーを用いる。この時、加工条件は、パルスレーザーのパルス幅は 50 ns であり、該ゲート絶縁膜 304 の直前のパルスレーザーの個々のパルスのエネルギー強度は 250 ~ 450 J/cm² である。該シリコン層 303 の同一箇所には、照射される

パルスの回数は複数回であつても構わない。ビームアニールしているとき、該二酸化珪素膜上の雰囲気は大気である。

【0060】減圧化学気相成長法によって形成された該シリコン層が含有する水素は1%未満であるため、該レーザービーム305の照射による水素の爆発的な酸化による該シリコン303の表面には、凸凹が生じない。

【0061】また、該ゲート絶縁膜の厚さを、図1に示した実施例と同様な理由で該レーザービーム307の波長の正数倍すると、該レーザービーム307のエネルギーを有効に使用することができる。

【0062】また、図1の実施例と同様な理由でシリコン層303は良質な結晶を有するシリコン層に変化する。該ビームアニールにより、図3dに示すように該シリコン層303は大粒徑化した多結晶シリコン層306になる。

【0063】次に、図3eのように、金属薄膜または半導体でゲート電極307を形成する。ゲート電極の材料には、例えばリンを含むシリコン層を使用することができ、膜厚は350nmである。

【0064】次に、図3gのように、該ゲート電極304を貫いて、該ゲート電極307に対して、自己整合的にイオン注入308する。製作する薄膜トランジスタがn型の場合には、イオン注入するイオン種として、リン、ヒ素、アンチモンである。例えばリンの場合、該ゲート絶縁膜304の厚みが150nmならば、イオン注入する条件は加速電圧20KeVでイオン注入量が $1 \times 10^{15} \sim 1 \times 10^{16} \text{ cm}^{-2}$ である。また、製作する薄膜トランジスタがp型の場合には、イオン注入するイオン種として、ホウ素などである。例えばホウ素の場合には、該ゲート絶縁膜304の厚みが150nmならば、イオン注入する条件は加速電圧40KeVで、イオン注入量が $1 \times 10^{15} \sim 1 \times 10^{16} \text{ cm}^{-2}$ である。

【0065】次に、該シリコン層303にイオン注入された不純物を活性化する。イオン注入した不純物がリンの場合、該シリコン層303領域の膜厚が25nmの場合では、窒素雰囲気中で600℃で65時間の熱アニールを行う。もしくは700℃で2時間のアニールを行う。リンを注入したシリコン層の膜厚が25nmよりも厚い場合には、リンの活性化に必要とする時間は短くなる。イオン注入した不純物がホウ素の場合、ホウ素を注入したシリコン層の膜厚が25nmの場合では、窒素雰囲気中で600℃で60分の熱アニールで十分活性化する。上記の条件で、n型の薄膜トランジスタとp型の薄膜トランジスタを同一基板上に製作する場合には、600℃で65時間の熱アニールによって活性化すれば良い。上記不純物の活性化により、図3fに示すようにソース領域309及びドレイン領域310が形成される。

【0066】次に、層間絶縁膜311を例えば常圧化学気相成長法によって例えば二酸化珪素膜を500nmの

厚さで、ゲート電極307を覆うように被着形成する。次に、該層間絶縁膜311と該ゲート絶縁膜304を貫いて、該ソース領域312に達するように、および、該ドレイン領域313に達するようにソース電極及びドレイン電極の配線のための窓部をパターンエッチングによって開ける。

【0067】次に、例えばスパッタ法によって例えば銅およびシリコンを含むアルミニウム薄膜を800nmの厚さで上記配線のための窓部を埋めるように被着形成し、パターンエッチングしてドレイン電極312およびソース電極313を形成する。

【0068】薄膜トランジスタを、アクティブマトリックス方式の液晶表示体の絵素の駆動素子として用いる場合には、該ドレイン電極313を例えばITOのような透明電極で構成することができる。

【0069】次に、図3hに示すように該ソース電極312および該ドレイン電極313が形成された基板を覆うように、パッシベーション膜314を例えば窒化膜を50nmを被着形成する。該パッシベーション膜314は一層に限ることはなく材料が異なった薄膜を重ねた複数の層が積み重なったものでも良い。例えば、まずスパッタ法によって厚さ200nmの二酸化珪素膜を該ソース電極312およびドレイン電極313を覆うように被着形成し、続いて有機高分子膜を被着形成してパッシベーション膜として用いることもできる。該パッシベーション膜216は薄膜トランジスタの外界からの汚染を防止するために、さらにこの薄膜トランジスタがアクティブマトリックス方式の液晶表示体の絵素に用いられる場合には、液晶分子に薄膜トランジスタが発生する直流電圧の印加を低減する目的がある。

【0070】さらにこの次に、水素を含んだ気体中で例えば300℃で1時間の熱処理を施して図3hのように目的とする薄膜トランジスタを得る。ただし、パッシベーション膜に有機高分子膜を使用する場合には、該有機高分子膜を形成する前に上記の水素処理をする必要がある。

【0071】上記第3の実施例では自己整合型の薄膜トランジスタの製造例であるが、該ドレイン電極313を該ソース電極と同じ配線材料にして、n型の薄膜トランジスタとp型の薄膜トランジスタを同一基板上に形成し、適当に各々の薄膜トランジスタのゲート電極とソース電極あるいはドレイン電極を接続することによって、CMOS回路を構成することができる。

【0072】

【発明の効果】以上説明したように、本発明薄膜トランジスタの製造方法は、活性層シリコン層に減圧化学気相成長法による水素含有量の少ないシリコン層を使用しているため、エネルギー密度の異なるレーザービームを照射しなくても、凸凹のない良好な表面を有する活性シリコン層を得ることができる。

【0073】また、ゲート絶縁膜を形成してから、レーザービームを活性シリコン層に照射しているため、レーザービームのエネルギーを有効にシリコン層の結晶化に利用することができるため、ゲート絶縁膜を透過しないで直接シリコン層をレーザービームを照射することに比べ、より小さなエネルギー密度でシリコン層を結晶化することができる。

【0074】また、レーザービームがゲート絶縁膜を透過して活性層シリコン層を結晶化しているため、ゲート絶縁膜と活性シリコン層の界面の状態が良好なため、移動度が大きくリーク電流の少ない薄膜トランジスタを製造することができる。

【0075】さらに、レーザービームによる移動度の大きな自己整合型の薄膜トランジスタによってC-MOS回路をガラス基板上に形成できる。よって、本発明によりアクティブマトリックス法の液晶表示体の駆動回路を、像素トランジスタが形成されている同一基板上に被

着形成できるので、アクティブマトリックス方式の安価な液晶表示体を製造することができる。

【0076】さらに、本発明は高性能の三次元素子の製造にも適用可能である。

【図面の簡単な説明】

【図1】本発明の薄膜トランジスタの製造方法を実現する第1の実施例の工程図である。

【図2】本発明の薄膜トランジスタの製造方法を実現する第2の実施例の工程図である。



10 【図3】本発明の薄膜トランジスタの製造方法を実現する第3の実施例での工程図である。

【図4】シリコン層上に形成した二酸化珪素膜の厚みに対する、308nmの波長の光に関するシリコン層の吸光度を表わした図である。


【符号の説明】

101、201、301 絶縁基板


【図1】



【図2】



【図3】



【図4】

